Udsm CMOS Circuits
Samanta Jagannath

Наверх
Обратно
8 800 250-06-18
Менюx
КорзинаАвторизоватьсяНаши магазиныПомощь
Моя корзина: нет товаровx
Нет товаров
Оплата и доставка
x
Ваш город: Вудбридж, вам доступны способы доставки:
  • отправка Почтой РФ (от 200 руб)
Вам доступны способы оплаты:
  • при получении заказа
  • предоплата RBK: банковские карты, терминалы оплаты и многое другое
  • банковский перевод для физ. лиц
  • банковский перевод для юр. лиц
Авторизоваться
Вудбридж
x
Выбор города

Ваш город: Вудбридж ?

Ваш город: Вудбриджизменить )
Пункты самовывоза
Вам нравится эта книга?  
Авторизуйтесь или зарегистрируйтесь на сайте, чтобы получить доступ к уникальному рекомендательному сервису «Буквоеда»
Авторизуйтесь или зарегистрируйтесь на сайте, чтобы получить доступ к уникальному рекомендательному сервису «Буквоеда»
Авторизуйтесь или зарегистрируйтесь на сайте, чтобы получить доступ к уникальному рекомендательному сервису «Буквоеда»
Вы можете заказать:
Подробнее о технологии 
Экономьте до 30% с бонусными баллами! При покупке вы получите
от 410 баллов
на свой бонусный счёт. Получить баллы и скидку
Вам доступны способы доставки:
  • отправка Почтой РФ (от 200 руб)
Способы оплаты

Описание

A simple and accurate delay model is proposed for Ultra Deep Sub-micron CMOS circuits (CMOS Inverter, NAND2, NOR2 etc) based on nth power law when the channel length is less than the 90nm. All the parameters are taken from BSIM.4.6.1 manual. This work derives analytical expression for the delay model of a CMOS inverter including all sorts of secondary effects i.e. Body Bias effect, Channel Length Modulation Effect (CLM), Velocity Saturation effect, Drain Induced Barrier Lowering (DIBL), Gate Induced Drain Leakage (GIDL), Substrate Current Induced Body Effect (SCBE), Drain-Induced Threshold Shift (DITS), which may occur in the Ultra Deep Submicron MOS devices. We also extend our delay model for 2 inputs CMOS NAND & NOR gates. Our result is better than simulation result with respect to both quality and estimation time. This work also thoroughly described the delay dependence on different parameters such as channel length, Load Capacitance, Supply voltage, Transition time, Velocity Saturation Coefficient, Threshold Voltage, Load Resistance, Width variation etc. This also explained the different power models for the estimation of UDSM circuts.
далее Читать
Свернуть
   Читать далее
Год:2014
Страниц:96
ISBN:9783659523038
Формат:22.9cm x 15.2cm x 0.5cm
Код:pod 6069166
Авторы:Jagannath, Samanta
Тематика:Энергетика, промышленность

Мнения и отзывы

Написать отзыв
 
Авторизуйтесь, чтобы оставить свой отзыв о товаре «Udsm CMOS Circuits» Samanta Jagannath
Содержательный отзыв длиною более 500 символов, который будет принят модератором, принесёт вам 15 баллов для участия в нашей бонусной программе!  
Правила начисления баллов за отзыв
1. Отзыв должен быть уникальным и содержательным;
2. Отзыв не должен содержать нецензурную брань;
3. Отзыв должен относиться к товару, на который он написан;
3.1 Мы не рекомендуем пересказ информации, указанной на странице товара, а также аннотации и содержания;
4. Запрещено в тексте указывать ссылки на сторонние ресурсы, а также адреса электронной почты;
5. Отзыв должен быть написан кириллицей;
6. Запрещено копировать отзывы, мнения и информацию с любых сайтов. Скопированные отзывы могут быть отклонены либо удалены - на усмотрение модератора;
7. Без спойлеров. Не надо рассказывать сюжет книги, многие хотели бы прочитать ее, не зная финала. Если вы всё-таки хотите написать полную историю, то мы будем благодарны, если в начале отзыва вы укажете {Внимание спойлеры};
8. При подсчете количества символов мы не учитываем пробелы, знаки препинания и так далее.

С товаром «Udsm CMOS Circuits» часто покупают

x

Если Вы обнаружили ошибку в описании товара «Udsm CMOS Circuits» Samanta Jagannath, выделите её мышкой и нажмите: Ctrl+Enter. Спасибо!

©2006-2018, ООО «Буквоед»
8 800 250-06-18

Спасибо за ваше обращение.
Его номер - .

Ответ будет направлен на указанную почту в ближайшее время.

x
x